论文部分内容阅读
随着移动互联网不断深入到各行各业,人们生产生活方式发生了翻天覆地的变化。但是信息安全这一问题始终摆在了人们面前。安全加密算法为数据安全带来了有效的解决方案。而硬件加密方案由于其加密速度快、占用资源少、抗攻击能力强等优点被广泛采用。为了满足不同的应用场景,SoC(System on Chip,片上系统)需要集成多种通用安全加密算法,还需要集成高速接口对数据进行传输。本文基于“移动安全加密智能芯片关键技术研发及产业化”项目的前期关键技术研发与验证。设计了一款安全加密芯片,主要完成以下工作和创新:(1)研究了基于ARM v6架构的Cortex-M0处理器,综合考虑性能、成本与设计复杂度等因素后,设计了安全加密芯片基本架构。该架构采用AMBA3.0总线系统,集成硬件加解密模块,内嵌自主设计的片外启动模块和常用外围接口模块如定时器、串口、GPIO、SPI、I2C等。(2)为了满足加解密性能要求,设计了AES算法专用的数据加解密硬件单元来对数据进行安全处理。本文提出S盒可复用重构的设计方案:在AES算法轮函数运算中,将128位数据分为4组32位数据,采用流水线方式构建一个可复用的S盒,在4周期内完成一次轮函数运算,大大减小了硬件开销。最后定制APB Slave IP接口将加解密硬件单元集成到安全加密芯片中。(3)为了尽可能减小项目成本,本文提出一种新型SoC的启动方案。通过在芯片内部设计一个片外启动模块,将存储于片外SD卡(Secure Digital Card)内的程序数据加载到片内SRAM存储器。该方案实现了片上单一存储介质,这使得芯片成本大大降低,减小了设计复杂度,相比于传统片内ROM(Read-Only Memory)/Flash启动方式和片外Flash加载方式,本方案无需使用片内ROM或Flash IP(Intellectual Property)核,面积减少20%,IO管脚减少6个,同时片外SD卡也满足了软件调试升级的要求。(4)在使用Verilog完成RTL设计后,对模块级和芯片级进行交叉仿真验证,并构建软硬件协调验证环境和FPGA硬件原型验证。结果表明芯片各个模块功能正确,SoC正常启动并执行预设程序。(5)在SMIC 0.11μm CMOS工艺下完成芯片物理设计,对全芯片进行寄生参数提取和静态时序分析,生成标准时延格式文件进行全芯片后仿真验证。并对通过最终的时序签核与物理验证,最后GDS数据交付SMIC进行MPW流片。