论文部分内容阅读
H.264视频编码标准是由ITU-T的VCEG(视频编码专家组)和ISO/IEC的MPEG(活动图像编码专家组)组成的联合视频组(JVT:joint video team)开发的一个新的数字视频编码标准。新的视频编码国际标准引入了当前视频编码中的许多新技术,使得在相同的重建图像质量下,其编码效率比H.263和MPEG-4高50%。H.264采用分层编码的思想,其关键技术包括帧内预测模式、帧间预测模式、多参考帧及高精度的运动估计、4×4块的整数变换和量化、去块效应滤波、可变长编码和基于上下文的算术编码等。本文针对H.264中4×4块的整数变换原理作了详细研究。所采用的整数变换只需简单地通过加减法和移位操作完成,与传统的DCT变换相比它加快了变换速度,更加易于硬件实现。同时也能够减少块效应、振铃效应和反变换过程中的失配等问题。这种变换保证了变换精度,降低了计算的复杂度,峰值信噪比(PSNR)却只降低了0.02dB。在硬件实现上,本文采用了蝶形快速算法。此算法能避免一些不必要的重复计算,在运算速度上具有独特的优势,且由于二维的整数变换可以分解为两次一维变换,所以对每次一维变换都可以采用此蝶形算法。针对一种并行结构速度快但是硬件面积大的缺点,本文在硬件实现的总体思想上做了改进:采用行列分离的变换方法,将行变换后的矩阵进行转置然后在同一硬件电路中进行列变换,4个时钟周期内就可以完成二维的整数变换过程。本文设计的整数变换模块硬件面积只有98195.4um2,门数与参考文献中的设计相比节省了约12.4%。同时由计算可得处理速度可达到400Mpixels/s(参考文献中的处理速度为320Mpixels/s)。本文对H.264中4×4整数变换编码与量化的原理及算法进行了深入研究后使用Verilog硬件描述语言设计并实现了采用蝶形快速算法的16位整数变换模块和量化模块。利用Cadence公司的NC-Verilog仿真器对其进行了功能仿真。最后,调用TSMC的0.18um工艺库、使用Synopsys公司的综合工具Design Compiler对模块进行了综合,得到了门级网表文件。