模数转换器（Analog to Digital Convertor,ADC）是连接模拟世界与数字世界的重要桥梁,在现代电子通信系统、医疗、仪表测控等领域扮演着不可或缺的角色,具有重要的战略意义。然而ADC的采样速率和分辨位数存在折中的关系,即相同的设计水平和工艺条件下,采样速率越高,分辨位数则越低,这一点限制了ADC朝着同时实现高速和高精度的方向发展。在众多的ADC结构中,流水线型ADC结构脱颖而出,在采样率和分辨率上实现了良好的折中,成为同时兼顾高采样速率和高精度的最优ADC结构之一。由于模拟电路设计、半导体工艺及输入带宽的限制,单通道ADC越来越不能满足超高速系统对高性能ADC的要求。为了克服传统单通道ADC的速度限制,同时兼顾精度,采用多个ADC并行交替采样的结构（时间交织型ADC,TI ADC）成为突破单通道结构ADC性能瓶颈的一个必然趋势。时间交织型结构虽然可以提高整体的速度,但是通道间的失配也会影响整体的性能。TI ADC的通道间的失配主要包括:失调失配,增益失配以及采样时间失配。在时间交织ADC中,通道间的失配会导致ADC输出的频谱中出现对应的杂散,降低了时间交织型ADC的整体性能。这些通道间失配不仅限制了ADC的无杂散动态范围（SFDR）,而且严重降低了最终的有效位数（ENOB）。所以为了提高TI ADC的性能,必须要对TI ADC完成通道内以及通道间的校准。其中失调失配以及增益失配的校准已经比较成熟,技术难点在于采样时间失配的校准。本论文首先介绍了单通道的流水线ADC结构,并针对单通道ADC进行了通道内校准,主要有电容失配、级间增益以及比较器失调校准。针对单芯片ADC中的通道间三项失配（gain、offset、time＿skew）校准,本论文采用数模混合的方式:失调失配和增益失配采用纯数字校准;采样时间失配采用数字域提取误差,模拟域校准误差（采用可变延时线,Variable Delay Line,VDL）。为了达到更高的速度,可通过多芯片ADC在板级交织来实现。多片ADC芯片的片间失配校准,片间失配与通道间失配大体类似,但存在更多不定因素。片间失调失配和增益失配采用纯数字校准;采样时间失配使用数模混合的方法完成粗校准,使用片外时延滤波的方法实现精校准。本论文的校准应用于12GSps12Bit ADC交织板,可以使无杂散动态范围（SFDR）平均提升31.3564d Bc,有效位数（ENOB）平均提升3.1776bit。