在核与粒子物理试验中,探测器输出的脉冲信号波形携带有粒子最全面、最详细的物理信息。一直以来,国内外的实验物理学家都在致力研究获取粒子脉冲信号波形的方法,但是都受到了计算机技术和模拟数字变换器(ADC)芯片设计工艺方面的巨大限制。所以,为了突破ADC芯片对采样率的限制,实现更高的采样率,发展并行ADC结构变得非常的重要。本论文的重点是设计和实现了基于时间交替采样技术的超高速并行模拟数字变换系统(8Bit10Gsps)和高速高精度实时模拟数字变换系统(14Bit1600Msps)。众所周知,并行交替型模拟数字变换系统不可避免的会带来通道失配误差,从而极大的降低系统的动态和静态性能。所以,对通道失配误差的修正成为整个设计的必不可少的部分。为了实现对高速高精度并行交替模拟数字变换系统通道误差的实时修正,本论文提出基于完美重构方法多相实现的硬件并行算法。论文的第一章介绍了粒子物理实验中波形数字化技术的发展状况,以及目前对波形数字化技术的迫切需求和所面临的困境,从而引出了可以突破单芯片限制的基于时间并行交替采样技术。在第二章中回顾了最基本的采样定理、ADC的工作原理和性能指标,以及详细的介绍了超高速Flash ADC和高速高精度Pipeline ADC这两种ADC结构,为后面的两个并行交替系统中所选择的ADC芯片做好理论基础。第三章首先介绍了常见的采样技术,然后给出了并行交替采样技术的详细介绍,包括通道失配误差的分析,通道失配误差对ADC输出数据的频谱贡献的仿真。第四章在第三章的理论基础上,给出了高速高精度时间并行交替采样系统的一般硬件架构,给出了并行交替采样系统的硬件实现所面临的难点和挑战,同时给出了数字后处理算法的研究,提出了基于完美重构方法多相实现的并行修正算法,并且给出了其仿真结果。第五章和第六章分别介绍了14Bit1600Msps高速高精度实时并行交替模拟数字变换系统和8Bit10Gsps超高速并行交替模拟数字变换系统的硬件设计和实现。对两个系统的多相时钟、前端模拟信号拆分、高速并行数据的接收和缓存、数据命令传输接口以及电源散热等设计都分别给出了详细的介绍,尤其在第五章中详细的给出了基于完美重构方法多相实现的并行修正算法在FPGA中的硬件实现。第七章给出了两个系统的测试结果。对于14Bit1600Msps高速高精度并行交替模拟数字变换系统,分别给出了基于软件修正和硬件修正的结果。可以看到二者的修正效果基本一致,在输入信号频率低于100MHz时基本和单芯片的性能相当,但是到高频部分,由于失配误差随频率发生变化,修正效果逐渐变差。对于8Bit10Gsps超高速并行交替系统,由于ADC在整个模拟带宽范围内的频率响应一致性很好,所以在整个模拟带宽内,经过软件修正后的性能指标和单芯片手册给出的指标基本相当。最后,在第八章给出了工作的总结和对下一步工作的展望。