由于特征尺寸的减少、电源电压的降低和频率的升高,使得组合电路越来越容易受到软错误的影响。本文主要研究了组合电路软错误敏感性分析和电路加固方法。对于晶体管软错误敏感性的分析,主要从注入电荷、节点负载电容、工艺尺寸和电源电压等方面,讨论了这些因素对粒子撞击产生的脉冲的幅度和宽度的影响。通过调整晶体管的特征尺寸,分析了晶体管抑制软错误的能力。针对组合电路的基本单元,主要采用加施密特触发器、加箝位装置和加冗余晶体管三种方法实现电路加固。本文采用SMIC 90nm工艺,通过HSPICE仿真,将三种加固方法从临界电荷量、临界脉冲幅度、面积、速度和功耗等方面进行比较。针对组合电路,介绍了电屏蔽、逻辑屏蔽和锁窗屏蔽三种屏蔽作用以及它们对电路抑制软错误的影响。着重对组合电路敏感节点进行了分析,通过软错误率表征节点对软错误的敏感程度。其中,节点产生瞬态脉冲的概率、输入向量的传播概率和锁存窗与时钟周期的比决定了电路节点软错误率的大小。对ISCAS’85 Benchmark电路中的C432和C499组合电路,分别采用加施密特触发器和加箝位装置两种方法进行电路加固,并对加固前后的电路在软错误率、面积、速度和功耗等方面进行比较分析。采用故障注入实验的方法验证了加固后的电路可以有效地降低节点对软错误的敏感性。