论文部分内容阅读
如今信息技术飞速发展，人们对多媒体，特别是包含有大量信息的数字视频的需求也越来越大。同时，超大规模集成电路技术(VLSI)、可编程逻辑器件(FPGA等)的发展使实时的视频编解码成为可能。 本文深入研究了MPEG-4标准及其建议的视频解码模型。在此基础上针对MPEG-4标准提出了一种基于硬件实现的视频解码系统结构，该结构以现场可编程门阵列(FPGA)为核心，完全用FPGA实现了视频解压算法，同时配合以ARM CPU构建整个系统。该视频编码系统实现了对于分辨率为352×288，25帧／秒符合MPEG4 SP级的ES／PS流的实时解码。用了各种标准测试序列，都得到了良好的主观图像质量。