脉冲信号发生器作为现代测试领域的一种通用测试设备,它能够为被测系统提供频率、脉宽、幅度连续可调的脉冲信号和输出内容可任意编辑的序列脉冲信号。随着现代电子技术朝着更高频率和更高速度的方向发展,被测系统对测试设备提出了重复频率高、脉宽小、脉宽分辨率高、控制方便和易于集成等要求,为了适应现代电子技术的发展趋势,本文对高速极窄脉冲合成技术展开了研究。本文主要围绕高速极窄脉冲合成技术和序列脉冲产生技术展开研究。其中,首先对传统脉冲合成方法进行了仔细的研究,并分析了传统脉冲合成方法的优缺点,然后针对传统脉冲合成方法的缺点提出了一种基于相对延时的数字脉冲合成方法。同时借鉴教研室以前承担的数据发生器科研项目提出了基于“同相低速读取数据存储器,高速并串转换”的高速序列脉冲产生方法。最后,设计了相关试验电路对脉冲合成中的关键技术进行了验证,并根据试验结果制定了一套完整的高速极窄脉冲产生方案。其中,该方案能够输出信号的最大重复频率为1.5GHz,脉宽在200ps^周期-200ps的范围内连续可调,同时输出信号具有单脉冲、群脉冲、序列脉冲三种输出信号类型以及连续、门控、猝发三种工作模式。本文的主要工作如下:（1）首先针对项目中的关键技术设计相关的试验电路,然后根据试验电路的结果制定出一套完整的脉冲产生和控制方案。（2）根据项目制定的脉冲产生和控制方案,完成各个功能模块的硬件电路设计和PCB绘制工作。（3）然后对电路板进行调试和测试工作,并根据调试和测试结果对设计方案和设计电路中存在的问题和不足进行修改。（4）根据系统的控制和时序要求完成FPGA程序的设计和调试工作,并对设计的核心时钟和关键时序路径进行时序约束。最后根据实际电路的调试和测试结果可知,利用该方案产生的脉冲信号最大重复频率能够达到1.5GHz,最小脉宽能够达到269ps,最大脉宽能够达到T-200ps,同时输出信号在各种工作模式下都能够正常工作。因此采用该方案产生的脉冲信号达到了项目的指标要求,同时也满足了现代电子技术对测试设备提出的高速、高频和输出信号多样化的要求。