随着电子信息技术的快速发展,片上多核处理器(Chip Multi-Processor,CMP)已经成为现代高性能微处理器的发展潮流。高速缓存(Cache)作为处理器和主存之间的重要桥梁,在计算机结构系统性能优化中起着至关重要的作用。多核处理器层级Cache架构中的共享级Cache作为影响处理器性能的重要一点,越来越受到工业界和学术界的重视。一种能对共享级Cache的访存行为进行分析预测的模型对于Cache架构设计以及软件性能优化,有着重要的意义。本文主要对多核架构下共享级Cache的访存行为模型进行分析,发现当前模型忽略了真实应用场景共享级Cache中指令和数据的冲突问题对模型精度的影响,旨在建立一个针对指令数据混合型的共享级Cache的访存行为模型。本文主要工作和贡献包括两点:第一,在开源仿真器Gem5中添加代码,使用Gem5提取应用负载的访存重用距离分布,并使用CPI模型方法计算各核访存流交叉后的共享级Cache的重用距离分布。第二,在分析和验证了以往基于CPI的共享级Cache模型的基础上,发现该模型的实现对真实的目标架构和应用场景进行了过度的简化,模型在预测指令数据混合型的共享级Cache时(通常L2以上的Cache都采用指令数据共享的架构),由于忽略了指令和数据存储所产生的冲突而使得精度严重下降。因此,本文构建一个基于神经网络的模型来消除此影响,提高对共享级Cache访存行为的预测精度。该模型使用第一部分工作中得到的共享级Cache的访存重用距离分布作为输入,共享级Cache命中次数为输出。本文选用MobyBench2.0测试集对所建立的模型进行精度评估。实验结果显示,本文建立的神经网络模型对指令数据混合型共享级Cache的数据访存行为预测精度与Gem5精确时钟仿真相比,平均误差低于20%,最低为12.8%,相较于使用基于CPI的共享级Cache模型的预测精度提升平均超过25%以上。在时间开销方面,相比Gem5精确时钟仿真平均增速55.65%。