传统PID控制器具有结构简单、易实现以及稳定性好等优点，仍在工业控制领域广泛应用。然而在实际过程控制中，有许多过程机理复杂，难以确定精确的数学模型，并存在着不同程度的非线性、时变等不确定性因素，采用传统的PID控制器难已满足控制的要求。神经元作为构成神经网络的基本单元，具有自适应的能力，且结构相对简单。通过将二者融合，便形成了一种自动调节的智能PID控制器，在一定程度上可以解决传统PID控制器不易在线实时整定参数、难于对一些复杂过程或者参数慢的时变系统进行有效控制的不足。但由于目前没有相应的硬件支持，通常是采用单片机等微处理器进行软件编程完成，单片机通过串行实现智能PID控制算法必定导致速度慢，难以满足实时控制需求，而且稳定性差，抗干扰能力弱。近年来，随着FPGA广泛的应用，以其强大功能、开发投资少、周期短及可反复修改等特点，尤其具有并行运算处理能力，使得它能够提供各种数字化所需要的大量复杂运算，非常适合设计一些处理速度和实时性要求较高的智能控制器。本文基于FPGA设计了一款改进单神经元自适应智能PID控制器，即增益自调整单神经元自适应智能PID控制器。设计以Quartus II9.0、Modelsim6.4为开发环境，采用自顶向下的设计原则，使用Verilog编程完成，通过对具体被控对象进行闭环测试，仿真表明其结果精准，设计过程合理，形成一个可以灵活调用的IP核，适用于需智能控制策略并要求实时性、快速性高的控制系统中，因此具有广阔的推广应用价值，为智能PID控制的硬件电路在控制领域的广泛应用创造了条件。另将外围A/D，D/A转换器的接口以及RS-232接口等模块也集成在FPGA内，通过RS-232接口，便于该控制器与单片机或PLC等处理器之间的通信，增强该控制器的适应性，能更好地构成功能完善的系统。