论文部分内容阅读
LDPC码是一种重要的线性分组码,具有逼近香农限的特性,已广泛应用于深空通信、卫星通信、无线局域网中,并且成为下一代无线通信系统信道编码候选方案之一。由于缺乏低代价高性能的译码算法,LDPC码在提出的早期一直未能得到重视。随着迭代译码算法的提出与发展成熟,提出的BP、LLR BP和Min-Sum等LDPC译码算法的复杂度有所降低,但其译码器的实现复杂度依旧较高。在传统的数值表征和计算方法不能再有效地降低LDPC译码器实现复杂度的情况下,概率LDPC译码器被提出。通过采用新型的数值表征和计算方法,可以有效降低LDPC译码器的硬件实现复杂度。但是,现有概率计算译码方式下的变量节点(VN)依旧存在数据锁存等问题,将会严重制约概率计算的性能;同时,现有概率LDPC译码算法的性能较传统译码算法会略有损失。因此,概率LDPC译码器的应用实现方面还有很多的问题亟待研究和解决。本文以概率LDPC译码器的节点设计实现、性能提升策略为主要研究内容,重点研究了采用包编码技术的概率LDPC译码算法。首先介绍了概率计算的基本原理,并给出基于线性有限状态机利用概率比特序列实现逻辑运算单元的结构和仿真分析;然后回顾了 LDPC码原理以及其译码算法的改进过程,介绍了概率LDPC译码算法,详细描述了解决变量节点锁存问题的EM、TFM、MTFM重随机模块结构,给出了整个译码算法框架,并提出了改进译码性能的双路更新EM措施;而后在前期研究基础上,首次将包编码技术应用于概率LDPC译码器设计当中;最后设计了概率LDPC译码器的实现架构,采用VHDL编写了实现四种码率译码器的RTL代码,并进行了性能仿真验证。本文的主要工作和创新点如下:(1)针对变量节点锁存问题,提出了双路变量节点和校验节点更新EM的方式,使概率LDPC译码算法性能较传统更新EM的方式有所提升;(2)首次将包编码技术应用于概率LDPC译码器设计当中,显著提升了译码性能,同时保留了译码时延小、复杂度低的优势;(3)在MATLAB软件平台上进行了性能仿真验证及误比特率和误块率分析;采用Simulink和Modelsim协同仿真进行了概率LDPC译码器RTL代码的功能测试和性能分析。