移动通信技术的不断发展,对基带芯片的数据处理能力和实时性提出了更高的要求。多核DSP结构已成为高性能基带芯片的发展趋势,但是越来越复杂的芯片结构和处理过程导致了研发时间和成本的提高。软件模拟器使得芯片在软硬件独立开发过程中就可以提前发现问题,大大降低了上市时间和研发成本,因此亟需开发一款多核模拟器来解决多核DSP结构中存在的问题。中科院计算所研发的动芯系列基带芯片缺少针对它的软件模拟工具,这种情况导致了如下问题:(1)难以在芯片完成之前对应用程序进行评估分析;(2)片上多核的应用程序调试困难。基于此,本文以动芯基带芯片为原型,以动芯DSP指令集模拟器为实验平台,设计实现了一款面向软件开发人员的多核模拟平台。本文从两个方面对其进行了分析:(1)多核模拟的关键技术;(2)动芯多核模拟平台的架构设计。多核模拟的关键技术解决的是多核并行、核间通信、核间同步以及中断控制的问题,其实验平台是指令集模拟器。单核到多核的设计实现过程如下:通过多线程技术,解决多核应用程序在各DSP核上并行地运行和调试的问题;通过修改DSP核的访存指令来访问共享内存,解决核间通信的问题;通过添加互斥锁和信号量指令,解决核间同步的问题;通过在DSP核中添加接收保存中断信息,控制执行中断服务程序的功能,解决中断控制的问题。这些技术使得多个DSP核之间相互联系,相互作用,成为一个多核DSP的有机整体。动芯多核模拟平台的架构设计基于多核DSP模拟器,融合了典型基带芯片的模块,使得平台能够模拟动芯基带芯片的行为。整个平台除了多核DSP外,还融合了DMA控制器以及硬件加速器等核心的基带功能模块。其中,DMA控制器模块根据它在基带芯片中的功能进行单独地模拟设计。硬件加速器模块则是对已有的C模型进行修改,使其融合到模拟平台中后可以被重复地调用。最后,本文对上述关键技术和系统架构分别进行了验证。实验结果表明,设计实现的多核模拟平台支持软件开发人员对多核应用程序进行并行地调试,以及从指令数、周期数和运行时间等方面进行评估分析。