本文研究10位1GSample/s数模转换器核心模块的设计。在深入分析研究了DAC基本原理和结构的基础上,采用分段式电流舵结构,即高8位采用温度计码,低2位采用二进制译码,设计出10 bit 1GSample/s电流舵型DAC核心模块电路,主要包括电流镜电路,开关电路,非重叠时钟电路以及VGS摆幅减小电路。在保证转换精度和速度的前提下,采用分段式电流舵结构明显减少了芯片的面积,降低了功耗。基于3.3V单电源供电的NMOS工艺,采用TSMC 0.25微米工艺模型,利用模拟仿真软件HSPICE对电路进行了模拟仿真。仿真结果表明,电路设计满足本文DAC的设计指标和性能要求,其中微分线性误差和积分线性误差达到-0.5~+0.5LSB和-1~+1LSB。研究工作为应用半导体新工艺设计高性能DAC做了有益探索。