随着雷达成像技术的不断发展，对成像范围、成像精度和处理实时性的要求越来越高，这就提出了对更大数据量、运算量和成像速度的需求，一般情况下的采用单核DSP完成计算已经不能满足这方面需求的变化，多核DSP并行处理成为发展的趋势，业内关于TMS320C6678多核DSP芯片的研究已经进行了一段时间，对TMS320C6678芯片针对雷达信号处理的并行开发显得尤为重要。本文主要内容包括：1.研究了TMS320C6678的Keystone多核架构和内核结构以及实验室开发的基于C6678的4DSP通用处理平台，主要研究了C6678芯片中雷达信号处理实现中常用的SRIO接口、Hyperlink接口和EDMA3数据交互技术、常用的同步技术基于C6678的实现方案。2.针对SAR成像的主要运算FFT，研究了可进行并行任务划分的基于二维矩阵的FFT算法，在C6678片上小内存的限制下，设计并行时序，利用多核联合处理实现了超长点数FFT运算，包括基于C6678共享空间的单片并行处理和基于Hyperlink接口的多片并行处理，单片多核并行处理相较于单核处理效率基本实现线性提升，多片联合处理实现了小内存空间限制下的更大点数FFT。3.针对二维拆分FFT算法中的多核并行处理过程进行优化，包括了基于共享内存的多核同步优化，相较于常规的同步技术，速度提升5倍以上。基于铰链因子的内存优化，只存储一行铰链因子，通过其规律辅助计算其他铰链因子，减小占用内存空间百倍以上。基于双缓冲区的并行优化，将数据IO与内核计算并行，进一步缩短FFT计算时延。4.设计了SAR雷达CS算法基于通用处理平台的实现方案，应用二维FFT多核并行处理算法，多核数据存储技术和三角函数查表技术等，对CS算法的实现针对常规回波矩阵和大回波矩阵进行了并行设计。