随着通信技术的迅速发展，提高数据传输速率和改善通信质量已成为研究的热点，信道编码作为数字通信系统中的重要组成部分和关键技术之一可以有效的解决这些问题。作为一种分组码，Turbo乘积码（TPC）以线性码作为子码，在译码时采用SISO译码算法，即软输入软输出。SISO算法与Turbo码相同，因此TPC不仅具有Turbo码的优点，而且还有Turbo码没有的长处，如译码方法简单、译码时延小、不存在“误码平层效应”等。值得注意的是，TPC是一种新型的纠错编码，其纠错能力强，应用前景良好；但其译码过程过于复杂，运算量太大。针对上述问题，本文通过降低TPC译码的复杂度，减少译码延时以实现对算法的改进。基于Chase-IISISO迭代译码算法，本文在理论上对TPC译码过程进行了简化，并实现了TPC编译码系统的硬件设计方案。　　本文首先在理论上深入分析了Turbo乘积码的编译码原理。以线性分组码作为子码，详细地介绍了Turbo乘积码的编码过程和编码结构，并与PCCC、LDPC编码器进行了比较分析。重点讨论了Chase-IISISO迭代译码的算法原理、实现过程、软信息的计算以及单元译码器的结构，并对串/并行迭代译码分别进行了分析。总结了近来提出的Turbo乘积码的其他几种译码算法，并对这些算法进行了简要的比较分析，它们在硬件实现的复杂度、速度，对资源的要求上各有优势。　　然后从降低译码复杂度和减少译码延时为出发点研究了相应的改进算法。这种改进算法主要是对软输入信息和软输出信息两方面进行简化，即采用相关运算来计算软输出信息，同时用前一个迭代译码单元的软输入信息矩阵来替换信道原始接收信息矩阵，从而得到了新的串行迭代译码和并行迭代译码结构图。对简化后的译码算法进行了详细的仿真分析，并讨论了影响Turbo乘积码译码性能的四种因素：子码类型、最低可信度位元数、迭代次数、迭代方式，根据仿真结果分析得到Turbo乘积码的优化设计方案。　　最后将TPC编译码芯片AHA4501与Cyclone系列的EP1C3T144C8配合使用，设计了Turbo乘积码编译码系统的硬件实现方案。在QuartusII-7.2环境下，以二维TPC(32,26)(32,26)?为例，对实现的TPC编译码电路进行了仿真测试，验证了系统的可行性。