随着深度学习、大数据等应用对计算机性能的要求逐渐提高,传统的基于CPU的架构已难以满足这些应用的计算需求,将CPU与作为加速器的GPU结合构成的异构多处理器片上系统（Heterogeneous Multiprocessor Systems-on-Chip,HMPSoC）成为主流趋势,GPU除擅长处理3D图像渲染外,还能进行大规模通用并行计算。在CPU-GPU异构架构中,高速缓存（Cache）是缩小处理器和主存储器带宽差距的重要设计,对系统整体性能有重要影响,多采用多级层次结构,CPU和GPU核心能够共享末级高速缓存（last-level cache,LLC）。技术上的限制导致无法通过持续增大LLC容量来满足日益增长的应用需求,因此未来处理器需要依赖有效的Cache管理机制来从有限的LLC容量中获得更高的性能。但经上级Cache过滤后,到达LLC的访存请求局部性变差,传统架构上的Cache替换算法主要基于访存局部性设计,难以有效利用Cache空间。除此之外,由于CPU、GPU的体系结构差异,CPU和GPU访存需求的频率、模式和局部性等特征不同,并且CPU和GPU之间会因争夺LLC空间而存在相互影响。总体来说,LLC上CPU和GPU各自访存行为特征及特征间差异给LLC管理策略的设计带来挑战,本文旨在基于CPU和GPU应用访存行为特征分析,设计适用于CPU-GPU异构多处理器架构的共享LLC替换算法。手机、平板电脑等便携智能终端是日常生活中使用最广泛的一类嵌入式异构系统设备,与PC端相比,对成本、体积及功耗等有更严格的要求,这就使得存储和计算资源量往往受限。智能终端中大型手机游戏应用对系统性能要求最高,共享LLC能否在大型手游运行时被有效利用,一定程度上决定着智能终端设备的性能上限。为此,本文首先设计了一种针对手机游戏应用的共享LLC管理策略,然后在通用架构上改进算法使其能够适应不同的应用场景。基于对手机游戏应用访存特征的分析,本文设计了基于缓存旁路和重用行为预测的共享LLC替换算法,首先设计了缓存旁路机制,在Cache外的缓冲区LRUbuffer内被命中一次的数据才能进入Cache,进而旁路局部性差的访存请求,减少Cache上的替换操作;然后针对CPU和GPU访存频率和访存模式差异设计了 RDPV（reuse distance prediction value）参数调整机制,RDPV 作为所属 Cache数据块重引用间隔的估计,能够根据最近访问特性和访问频率做调整;最后通过在Cache的Insertion和Hit-promotion阶段使用这两种机制进行共享LLC的管理。在实际的CPU-GPU异构多处理器架构中,应用场景更加复杂,将GPU应用的缓存敏感性纳入算法设计,对缓存旁路机制和参数调整机制分别作出改进,LRUbuffer仅用于过滤GPU不敏感型应用的访存需求,RDPV则根据CPU和GPU的访存频率和命中次数动态调整,最终实现提高共享LLC的利用效率和系统整体性能的目标。实验结果表明,对于大型手机游戏应用,基于从ARM Cortex-A76架构平台末级缓存层抓取的访存轨迹文件模拟访存行为,本文的方法相比于传统的LRU替换算法在命中率上提升4.2%,内存访问流量下降6.3%;对于在gem5-gpu上直接运行的CPU-GPU混合应用负载,本文方法相比于传统的LRU在性能上提升10.3%,同时实现算法所需的硬件开销仅占LLC容量的0.58%,LRUbuffer仅需24KB硬件空间。