论文部分内容阅读
极化码是由Erdal Arikan教授于2009年提出的一种新型的前向纠错（Forward Error Correction,FEC）技术,是通过严格的数学方法证明能达到信道容量极限的编码方案。其具有低复杂度低时延、无错误平层、短码性能好等诸多显著优势。本文在深入理解极化码编译码原理的基础上,首次硬件实现了总吞吐率达到40Gbps的256码长适配多种码率的级联循环冗余校验码的连续消除列表译码（Cyclic Redundancy Check Codes Aided Successive Cancellation List,CRC-SCL）算法,并在基于极化码的56 Gbit/s QPSK（polar-QPSK）背靠背实验中验证了所实现的译码算法的性能,同时对极化码在自由空间光通信系统的性能进行了仿真分析。本文的研究工作主要包括:1)分析了极化码编码的常用码字构造方法,并选择了复杂度更低的高斯近似法作为本文极化码的信道可靠性估计的方法。对SC、SCL、CRC-SCL和Fast-SSC等常用译码算法进行研究及实现。仿真分析了高斯白噪声信道（AWGN）下CRC-SCL算法不同码长和码率的译码性能。通过仿真证明,在QPSK调制系统中,短码条件下极化码的性能优于LDPC码。2)基于 Xilinx xcvu13p-flga2577-1-e 型号的 FPGA 芯片,首次硬件实现了 256码长的高吞吐率并行化CRC-SCL译码算法,其在156.25MHz的最大FPGA时钟频率下,总吞吐率达到40Gbps。分析了量化位数对译码器的影响,通过仿真和实验证明,对数似然比8 bits、路径度量值12 bits,为不降低误码特性的最低量化位数。3)进行了 56 Gbit/s polar-QPSK背靠背实验。实验结果表明,在采用CRC-SCL（L=2）译码算法时,BER为1E-3处,码率为1/2的256、512和1024码长的极化码分别获得了 7.5dB、7.9dB和8.5dB的编码增益,相比于SC算法分别提升了 0.8dB、0.6dB、0.4dB。基于 Xilinx xcvu13p-flga2577-1-e 芯片硬件实现的CRC-SCL译码算法,实现了-50.9dBm@1E-3的纠后误码率。4)仿真研究了 25Gbaud QPSK调制的极化码在自由空间光通信系统中的性能。结果表明,在传输距离为5km下,湍流强度为4、8、16时,采用极化码编译码方案可分别降低通信中断概率5.9%、14.5%和26.7%。在湍流强度小于16时,基于极化码的FSO系统的中断概率均小于10%。