近年来随着互联网与通信技术的发展,人们对视频的需求不论在分辨率质量还是视频使用量上都有了飞速的发展,这给视频编码的硬件实现提出了更高的要求。视频编码标准（High Efficient Video Coding,HEVC）的压缩效率比H.264提升35～40%,但其复杂度也比H.264增加了2～4倍。HEVC保留了复杂度较高的基于上下文的二进制算术编码（Context-based Adaptive Binary Arithmetic Coding,CABAC）作为唯一的熵编码方式,而新增的预测结构与编码方法也使得熵编码中语法元素类型增多、编码规则更复杂,因此熵编码的吞吐率也成为了HEVC视频编码器实现的瓶颈之一。本文研究设计并搭建了CABAC熵编码的硬件框架,在此基础上对熵编码的各个模块进行实现和优化,并对参考数据以及残差编码数据等的存储结构进行规划。在二进制算术编码器的实现中,本文在单路四级流水线结构的基础上采用四路并行的架构。针对并行架构由于数据依赖性而导致的时序路径过长、工作频率过低的问题,本文利用当前编码区间对上一个编码区间的不完全依赖关系,将单路流水线中的时序路径最长的编码区间更新拆分成两级流水线。并对编码区间重归一化和重归一化次数的计算也采用相同的方法,从而有效地缩短时序路径长度。对于残差系数编码模块,本文将其分成系数块（Coeffieient Group,CG）间控制模块和CG内语法元素编码模块两个部分,并采用三级流水线的结构以提高残差编码的吞吐率。结合残差数据的分布特点和编码方法,本文分析了目前常用的残差编码流水线架构在吞吐率方面的缺陷。并针对最后一个非零CG后的CG编码过程中出现的流水线轮空的问题,设计了一种基于已编码标志（Coded Block Flag,CBF）预计算已编码子块标志（Coded Sub-Block Flag,CSBF）的方法,以此快速跳过最后一个非零CG之后其他CG。仿真结果表明,采用该方法在P帧平均能提高4.027%的吞吐率,I帧吞吐率则平均提高1.311%。本文所设计的熵编码模块在仿真软件上通过仿真,经验证和HEVC参考软件结果一致。在Intel Arria 10 SOC的开发板上进行硬件验证也得到正确的运行结果。以相应的器件库进行综合,可得运行频率为210.78Mhz,支持每秒30帧的1080p高清视频的实时编码。