数字音视频编解码标准——先进音视频编码标准(AVS)是我国自主制定的数字电视、IPTV等音视频系统的基础性标准。AVS标准第2部分(AVS-P2)属高效的第二代视频编码技术,拥有与H.264近似的压缩性能,并且实现方案简洁。AVS标准的编码效率得到了极大提高,但其运算复杂度也大为增加,再加上实际应用环境中实时运算的限制,对视频解码器的硬件实现提出了巨大的挑战。本文研究了AVS标准,详细分析了帧内预测算法和去块效应环路滤波算法,提出了实现自适应帧内预测模块和环路滤波器模块的硬件架构。自适应帧内预测硬件架构采用8×8块级自适应流水线,利用滑动窗口获取片上存储器中的参考样本,使用8个并行的处理单元计算预测值,用脉动阵列实现复杂色度Plane模式预测值的计算。环路滤波器模块采用5级流水线架构,使用由片上存储器和AHB总线接口SDRAM存储控制器组成的层次化存储器管理模块管理样本值,用改进的边界滤波顺序解决了流水线冲突问题,用转置模块实现边界滤波样本的行列转置,利用门控时钟降低功耗。采用自顶向下的设计方法,使用Verilog硬件描述语言完成了帧内预测模块和环路滤波器的RTL级建模,以参考模型RM52j为基础建立了正确的C_model。使用SystemVerilog语言结合Mentor公司的高级验证方法学(AVM)搭建验证平台对设计进行功能验证,采用了事务级的验证策略,使用了随机约束和功能覆盖率等验证技术新特性。该验证平台能够极大的提高验证效率,其组件具有可重用性。使用Synopsys公司的仿真工具VCS和Mentor公司的仿真工具ModelSim对两个模块进行功能仿真。采用中芯国际(SMIC)的0.18μm工艺库,用Synopsys的Design Compile进行逻辑综合,采用了合适的综合策略和优化手段。综合和验证的结果表明,上述两个模块的设计达到了本课题要求的目标。