近年来,随着数字信号处理技术的发展,给视频和音频信号的处理和存储带来了一次革命,表现为将模拟信号转换为数字信号进行处理和存储。这也随之带来了数字信息处理量过大的问题,表现为从模拟信号转换为数字信号的原始数据量是巨大的。随着对视频图像质量要求的提高,数据量将会继续增大,这就给数字信号的处理和存储带来了巨大的挑战。为了压缩这个数据量,诞生了视频压缩技术,即用更小的数据量来表示更多的视频图像信息的方法。综上所述,设计基于当前流行的视频编码标准的编码器,具有广泛而深远的科研与市场价值。本文就是在研究了目前先进视频编码标准(MPEG-4、H.264、AVS等)的基础上,提出了一个基于AVS标准(Audio and Video coding Standard)的编码器的硬件设计结构,并对该结构中的熵编码与插值部分进行了详细分析与研究,对具体实现的功能细节用Verilog HDL语言进行了编写,并在ISE开发环境中进行仿真,最终在Virtex 5开发板中完成了在线测试验证。实验结果表明,该编码器的熵编码与插值部分能够完成AVS标准对图像的实时编码处理要求,并可以下载到FPGA芯片中完成编码器的指定操作。本文所做的工作以及创新点如下：(1)调研目前流行的视频编码标准发展现状,着重研究了AVS视频标准以及该标准下对图像处理编码的方法,并认真学习了标准中的熵编码部分与插值部分,弄清这两部分的工作原理。(2)学习当前嵌入式视频处理的方法,调研FPGA技术的发展现状和功能特点。掌握FPGA芯片的开发流程、Virtex 5系列芯片的功能特点以及软硬件开发环境ISE、仿真验证环境ModelSim SE的操作方法,学习Verilog HDL语言的编程方法。(3)在对AVS标准熵编码部分进行深入研究的基础上,本文结合FPGA芯片的特点,提出了一种两选择器单周期并行检测Exb-Golomb码字位数的编码方法,即“首位1”快速检测算法。并设计了一种采用32位数据输出码流的硬件实现结构。同时,还给出了一种用FIFO来暂存Exb-Golomb码流的方法,解决了宏块头数据与量化残差数据的同步连接问题,不但提高了编码器的工作频率,也减少了硬件资源的占用。(4)本文对AVS标准的插值算法进行优化设计,提出了一种数据组合填充模块的结构设计,即开辟专用存储区域,对参考样本数据进行暂存处理,从而提高了读取插值数据的速度。特别是采用高阶次的滤波器对1/2像素、1/4像素进行一步插值,实现了在单周期内快速完成一行与一列数据的插值算法,从而减少了运算时间。本文根据FPGA硬件设计的特点,采用移位与加法运算来替代乘法运算,大大提高了编码器的效率。(5)本文设计了一种用Verilog HDL语言实现的FPGA硬件结构,并对其进行仿真验证和综合,给出了实验结果与数据。本文将熵编码与插值部分的硬件编程语言综合后下载到Virtex 5芯片中,进行了在线测试验证。选择一幅实验图像,首先用rm52j软件(AVS标准参考代码软件)进行分析,得出结果,然后与本论文的上板测试结果进行对照,证实了这两部分硬件设计的正确性和实时性。