随着高分辨率显示器市场的成熟,消费者对大分辨率显示电子产品的需求急剧增加,出现了4K、5K甚至8k分辨率的显示器。然而,显示器分辨率的大幅提高对显示接口的带宽消耗也随之提高。这意味着,从多媒体芯片端传输到显示终端的数据量也急剧增加。显示器的发展已经到了PC和移动设备制造商开始担心在合理的成本和资源要求下能否满足这些显示器的带宽需求。DSC(Display Stream Compression)的出现有效地解决了这一问题。DSC是一种数学有损但视觉无损的实时编解码算法,它能够减少发送码流的数据量,兼顾低成本与低带宽消耗,有效地缓解了显示接口的带宽压力。本文基于VESA提出的DSC1.1标准完成解码器的设计。文中首先简要介绍了DSC编解码过程,分析了DSC1.1标准的算法实现原理,包括DSC标准中各种预测算法、码率控制算法以及平坦度检测算法等等;然后,根据设计指标,详细地介绍了DSC解码器的RTL设计方案,利用Verilog HDL语言进行DSC解码器的行为级设计,并介绍了各个子模块的接口行为和接口信号描述;最后,搭建验证平台,构造测试用例进行功能仿真,分析验证结果。本设计能够满足对8bit和10bit的输入图像数据进行2:1与3:1的压缩,工作在恒定码率模式下,支持MMAP、MPP、BP三种预测方式,支持ICH编码模式,支持RGB与YCbCr格式的图像输入,内部3pixels/clock的处理结构,最大支持2K分辨率的图像输入。本设计采用流水线设计结构,并且在DSC1.1标准算法的基础上,对DSC解码器的硬件实现上进行一定的优化,最终完成了DSC解码器的设计。验证DSC解码器的RTL方法是将DSC解码器RTL代码输出的数据与解码器的c语言模型输出的标准数据进行对比,若两者一致,则设计功能满足需求,否则不满足,最终完成了DSC解码器的验证。