在数据处理中为了更好地对被测对象进行处理和分析,研究人员把重点更多的放在高速、高精度、高存储深度的数据采集存储系统的研究上。由于ADC采样率的提高及高性能的FPGA的出现,已经可以实现高速高精度的数据处理,则进行大批量的高速数据存储成为当前要解决的主要问题。随着ADC采样率的提高,以往用于采集系统的静态RAM(SRAM)等存储结构,已经不能适应高速采集的要求,四倍数据速率静态存储器(QDRII SRAM)在速度和容量提高的同时,数据吞吐性能更大,成为高速大容量实时存储系统的理想器件。本文基于数字存储示波器的总体设计,首先分析了采集存储系统的任务需求,然后着重阐述了存储模块的方案设计和系统的应用。随后详细讨论了QDRII存储模块设计以及它在DSO(Digital Storage Oscilloscope)中的应用,具体内容包括:1、QDRII存储模块的核心是用户接口模块和物理接口模块。用户接口模块使用FIFO实现了与AD、DSP之间的数据地址的通信。物理接口模块主要是负责给QDRII SRAM提供正确的信号,实现FPGA与QDRII SRAM的通信。2、QDRII存储模块的在DSO中的应用:分析了长存储实现的原理以及各个模块的设计,着重阐述了长存储下的触发系统设计,并就长存储下的波形捕获率低的问题提出了解决的方法。3、最后,本文还分析了高速电路系统中可能出现的信号完整性问题,着重就高速存储器设计的布线问题进行了分析,并提出了使用DCI(Digitally Controlled Impedance)功能改善信号完整性。