正如摩尔定律所预示的那样,这些年来,集成电路工艺的尺寸越来越小,精度越来越高,匹配性越来越好,电源电压越来越低,对于数字电路的贡献是巨大的,对于模拟电路来说,虽然电源电压的降低带来的一定的限制,不过匹配性和精度的提高却对例如ADC这样的领域很有益处,普通的SAR ADC一般只能做到8~10位,但是,由于近年来工艺的发展,使得12位SAR ADC的实现成为了可能。本论文设计的12位SAR ADC,时钟频率为125KHz,输入信号范围为0~1.8V,电源电压为1.8V,功耗为0.54mW。SAR ADC主要结构包括比较器、采样缓冲放大器、偏置电路、DAC和数字控制电路。其中DAC采用的是电压电荷按比例缩放组合DAC,并且与比较器的失调消除电路结合在一起,减少了电容的个数。在采样保持电路中,采用采样缓冲放大器来减小输入阻抗,使得电容充电时间减小,提高SAR ADC的采样速度。比较器采用输入失调存储技术来降低失调电压对结果的影响。偏置电路采用PTAT电路,产生一个随温度成正比例变化的偏置电流。数字控制电路用verilog进行设计综合。在电路设计的基础上,论文又对设计的12位SAR ADC进行了版图设计,版图设计是针对IP应用设计的,没有添加ESD保护和PAD,对设计后的整体电路版图提取寄生参数进行后仿真,得到的结果满足设计之初的要求。