本文内容为"TD-LTE终端综合测试仪”中涉及的相关工作。"TD-LTE终端综合测试仪”主要由射频发送接收模块、基带处理模块、时钟产生模块,主控控制模块组成。作者所负责的数据链路实现包括基带模块与射频模块中FPGA中的数字信号处理。其中基带模块中实现DSP与FPGA间基于OBSAI协议的双天线数据传输、基带与射频模块间基于Aurora协议的双天线数据传输。由于TD-LTE的高数据速率,需要高性能的FPGA与DSP完成高速率的数据传输,因此高速传输显得尤为重要。射频模块中实现双天线数据的收发与筛选、数字上下变频、可变速率数据处理、IQ幅度不平衡、功率与直流补偿、射频模拟滤波器补偿等。其中可变速率数据处理模块为基带处理提供了更强大的接口处理能力,同时在设计与FPGA实现两方面都极大地降低了所需硬件资源。而补偿算法则大大地弥补了模拟器件的差异性。整个FPGA中的数据链路对于综测仪的实现起着非常基础而关键的作用,是不可或缺的一个重要组成部分。本文主要涉及了TD-LTE终端综合测试仪中的原理和功能、设计与实现,涵盖了从需求分析、概要设计、详细设计、代码设计、仿真验证到最后调试实现等全部软硬件开发流程。论文的主要内容如下：首先,点明课题背景及研究意义,并简要介绍了FPGA的原理以及XilinxV5系列FPGA中GTP和DSP48E这两个较重要的硬件原语。其次,阐述了综测仪中的数据链路的总体设计方案,并对其主要指标要求及应解决的关键问题进行了分析。接着根据概要设计,以节省硬件开销为前提,描述发射、接收链路中的各个功能模块的详细设计与实现,尤其是可变速率处理单元。再次,对系统关键模块进行仿真,分析仿真结果。然后对系统进行了实际测试,最后通过测试结果验证设计的有效性与可靠性。最后,对整篇论文进行了总结,并展望了TD-LTE终端测试仪的未来。