本文以面向电机控制数字信号处理器设计和测试为依托，从理论和实践两方面对数字信号处理器内核、电机控制电路、可测试设计的设计思想和设计方法进行了研究。 (1) 在单发射系统下，实现了满足电机控制数字信号处理和控制算法的16位定点数字信号处理器内核设计。 (2) 在研究了指令并行性产生的数据相关、条件相关、转移相关的软件、硬件调度方法基础上，分析了数字信号处理器问题求解方式到机器求解方式产生的行为间隙，指令相关过多造成的数字信号处理器效率降低，首次提出了面向算法的数字信号处理器并行功能指令的概念、并行功能指令最小单位算子的概念，算子组成规则和实现并行功能指令流程。面向数字信号处理算法并行功能指令的设计，目的在于提高数字信号处理器的机器效率，方便软件编写者。 (3) 针对电机空间矢量控制和直流无刷电机120电角度换相控制算法的电路实现，采用了控制状态机与PWM发生电路相结合的方法。即状态机控制算法中状态的转变，PWM电路产生状态的输出，该方法同样可以推广到其他变频电机控制算法。在整个电机控制电路中将成熟的算法以闭环回路的形式集成在电路中，减少使用者对复杂电机控制算法的了解，和编程的繁琐性；在以异步通讯口为例的通信电路的设计上，采用了状态机与数据流相结合实现通信协议的方法，该方法在通讯电路设计中具有共性。 (4) 建立一个统一的芯片测试和芯片诊断调试接口，形成以边界扫描链为主体，全扫描链为补充的芯片测试机制。在边界扫描链设计中，采用了自定义的控制、数据、地址寄存器与指令寄存器相结合的访问ROM和RAM等相应空间方法，与原有的地址译码电路相结合，减少了硬件的开销；在单扫描链的设计中，将单扫描链分解为多条扫描链的方法，按照交迭测试体系排序，采用特定的二选一单元，先将控制信息扫入整个数字扫描，选通不同扫描链，再将所测试的数据扫入扫描链，减少了测试应用时间。本文对多种可测试性设计技术在不同电路的成功应用，对于开展可测试性设计技术研究具有积极意义。 (5) 以面向电机控制数字信号处理器内核测试为例，形成了一个信号处理器总体测试体系。该体系包括了有向图，代码字，简单故障，复杂故障等概念，在测试算法中将读、写寄存器指令δ~+和δ~-作为测试的重点；根据特殊控制／状态寄存器和通用寄存器堆的不同特点，对特殊控制／状态寄存器实现按位测试的规则，通用大寄存器堆(包括片上ROM和RAM)按照MARCHB算法实现：在流水线的测试上，提出了按照“写后读”产生冲突的测试方法；在指令的相上海大学博士论文关性分析上，通过实际得到指令的微操作，建立一个微操作与指令的矩阵，分析了指令体系的相关性;在中断体系的测试上，采用全扫描链测试了中断体系。