随着嵌入式微处理器技术的飞速发展和便携式电子设备的广泛应用,功耗问题已成为当前嵌入式设计的主要难题之一。内存管理单元是实现虚拟存储技术的主要部件,是嵌入式处理器功耗的重要组成部分。本文围绕嵌入式内存管理单元的低功耗技术进行设计研究,重点研究设计了内存管理单元的核心部件TLB (Translation Look-aside Buffer)的低功耗技术,根据对现有TLB设计技术的深入研究,结合嵌入式处理器的实际应用情况,充分利用程序的空间特性,提出了基于全综合两级TLB架构的低功耗技术设计,主要研究内容和创新点包括：1．基于缓存预测的两级TLB低功耗设计技术。该方法重点在两级TLB之间增加一个低硬件成本的可配预测缓存,动态建立jTLB访问预测序列,通过对目标地址的高效预测实现jTLB表项的快速访问匹配,不仅有效减少jTLB表项查询次数同时明显的降低了TLB访问延时,jTLB的平均访问周期仅约为原有的jTLB平均访问周期的20%,有效的实现了低功耗的目的；同时该方法提出的预测缓存是可配置的,可以更好的适应不同的嵌入式应用；并且预测缓存的硬件开销极小,面积仅增加1.81%；在满足低功耗的同时不增加面积成本,为嵌入式低功耗设计提供了重要参考。2.基于历史访问预测的uTLB低功耗设计方法。该方法的核心思想是采用历史访问信息寄存器HR动态记录和调整uTLB历史访问信息,通过预测利用上次访问结果直接得到物理页号,有效的减少了全相联uTLB并行比较次数；在此基础上还重点研究了uTLB表项LRU替换策略,并采用门控时钟技术对LRU回填机制进行优化,有效的消除了LRU更新的翻转功耗；采用历史访问预测访问机制的uTLB的并行比较次数节约了约38%,低功耗效果明显。本章提出的TLB低功耗设计技术,对于嵌入式处理器内存管理单元的提升转换效率、降低功耗具有积极的作用,并且硬件开销小。