论文部分内容阅读
自Shannon有噪信道编码定理提出以来,信道编码技术飞速发展,以Turbo码、LDPC码为代表的现代编码技术具有逼近Shannon限的误码性能,但是能够达到Shannon限的信道编码技术始终没有出现,极化码的出现打破了这一僵局。极化码由Arikan提出,且被证实其在二进制离散无记忆信道的渐进性能为Shannon限。根据构造方式的不同,极化码可分为非系统极化码与系统极化码,其中系统极化码具有更好的误码性能,但尚无明确的系统译码算法。当前大量的研究工作集中在非系统译码算法上,因此通常采用基于非系统译码与再编码的级联译码方案作为系统极化码的译码算法,这导致了系统极化码的译码延时较大。针对系统极化码的译码问题,本文从编码及译码两个角度提出了改进算法,增强了系统极化码的通用性。在此基础上,本文考虑了资源有限型设备的情况,提出了一种低延时、低资源占用的系统译码方案。本文的创新点如下:1、针对非系统译码的校验特性,提出了修正的系统编码方案。研究表明,该方案能简化再编码过程,其编码复杂度及误码性能与原系统编码方案一致,但能大幅度降低译码延时,增强了系统极化码的通用性。2、针对尚无明确系统译码算法这一现状,提出了一种基于翻转序列校验的罗列连续消除系统译码方案。研究表明,该方案利用翻转序列校验消除了再编码过程,简化了译码流程,降低了译码时延,且其误码性能稍好于自适应的罗列连续消除算法。3、针对低延时、低资源占用的微设备需求,提出了一种基于数组校验的罗列连续消除译码算法。研究表明,该方案利用数组校验实现了多重校验,解决了校验滞后问题,降低了译码时延;使用了最佳路径剪枝策略,极大降低了空间资源占用;使用了直接映射方法,简化了系统编码前的数据预处理过程,并降低了信息获取的延时。仿真表明,该方案能在性能损失较小的情况下极大降低译码延时、信息获取延时及资源占用。