集成电路现处于极大规模（GLSI）发展阶段,传统的钨插塞已经无法满足器件的性能要求,钴（Co）材料由于具有较小的电阻率以及好的沟槽填充比,已成为7 nm及以下技术节点替代钨作为插塞的理想材料。化学机械平坦化（CMP）是实现集成电路钴插塞应用关键技术之一,而钴的粗抛步骤是实现整个钴插塞平坦化的关键技术基础,直接决定最终CMP质量。其要求Co CMP具有高的去除速率(≥100 nm·min-1)、低腐蚀速率及高的平坦化表面。目前国内外对于钴插塞粗抛液及其平坦化机理缺乏深入研究,亟待进一步完善。本论文针对集成电路钴插塞高速率、低静态腐蚀及高平坦化的要求及国内外研究之不足,开展如下研究:本文基于纳米二氧化硅（Si O2）为磨料,双氧水（H2O2）为氧化剂,采用二乙烯三胺五乙酸五钾（DTPA-5K）作为络合剂,实现了集成电路钴插塞的高去除速率（RR）。在此体系中首先研究了H2O2及DTPA-5K协同作用对Co去除速率以及静态腐蚀速率（DR）的影响。结果表明:DTPA-5K能够有效提高Co RR,并且随着DTPA-5K浓度的提升,Co RR先提高后趋于平缓;随着双氧水浓度的升高,Co RR先升高后降低。其次采用电化学、X射线光电子能谱表面元素分析（XPS）以及紫外可见光谱分析（Uv/vis）等方法,揭示了DTPA-5K对于Co的络合去除机理。结果表明:随着DTPA-5K浓度的增加,Co腐蚀电位降低,表面氧化层变薄,加快了Co RR,再结合XPS表面物质分析,当加入DTPA-5K后,表面生成[Co4R（C6H5O7）2]2+、[Co4R（C6H5O7）2]3+,这两种物质的生成与Co高RR有很大的关系。针对钴插塞DR以及高平坦化要求,在抛光液中引入缓蚀剂5-羧基苯并三唑（CBT）,研究了CBT浓度对钴的抛光速率,静态腐蚀及表面状态的影响。结果表明:随着CBT浓度的增加,Co RR以及DR均降低。采用扫描电镜（SEM）及XPS对材料表面进行了形貌和元素分析,揭示了CBT对Co表面的钝化机理,表明CBT的存在,可以在Co表面形成钝化膜,有效保护Co的表面,抑制Co的去除。此外还研究了CBT对工艺参数的敏感性,显示在低压低转速下抑制效果更佳,且Co RR与工艺参数呈现非线性变化规律,为下一代钴插塞高平坦化的研究提供理论技术基础。