随着标准CMOS工艺的发展，CMOS图像传感器凭借其功耗低、成本低、结构简单等优点，逐渐占据主流市场。分辨率是CMOS图像传感器的一个重要性能指标，分辨率越高，得到的图像细节越丰富。因此高分辨率图像传感器广泛应用于高端工业检测、古画鉴定、卫星拍摄和军工等领域。但是，分辨率越高，像素阵列越大，导致芯片面积过大，横向时序信号线和纵向列总线长度过长，寄生效应非常严重。本文针对这一非理想效应进行了理论分析和数学建模，并进行了相关电路设计、版图绘制和流片测试。
　　本文首先建模分析了列总线寄生效应对像素输出信号的噪声特性和响应速度特性的影响，并进行了仿真验证，数据结果表明，在给定像素阵列下，列总线宽度的增加将导致输出噪声降低、响应时间变长。然后，根据像素输出信号的噪声特性和响应速度与列总线尺寸之间的关系，给出了列总线的优化设计方案。最后，在传感器的像素结构分析、ADC集成方案分析以及架构分析的基础上，本文基于110nmCMOS工艺完成了一款超大面阵CMOS图像传感器的电路设计，主要包括相关双采样电路、模数转换电路、基准源电路及片内温度传感器，并进行了2K×2K的样品传感器流片测试。
　　经过仿真：对于12.45cm×12.45cm的超大像素阵列，采用0.5μm线宽可以实现像素输出噪声和响应速度的折中，像素阵列的平均输出噪声为146μV，平均下降时间为6.35μs。对样品传感器进行测试，行周期为24.36μs，在全分辨率成像下能获得约每秒19帧的帧频。