该文将着重讨论目前集成电路工艺在布线所引起的两个新的问题.首先,随着集成电路向着更高集成度、超小型化、高性能、高可靠性的方向发展,器件几何尺寸不断减小,芯片内部的连线长度和连线密度迅速上升,连线的横断面积不断缩小.而且由于电路的工作频率不断升高,器件本身的延时不断缩小,相邻线网间的耦合电容所引起的串扰已成为高速芯片VLSI电路设计的关键问题.其次,随着集成电路工艺发展,版图布线已增加到多层.但是,布线层增加必然导致工艺复杂、成本提高、可靠性降低、通孔增多、性能降低.因此充分利用多晶层,特别在单元电路布线中利用较少的层布下尽量多的线网依然是业界追求的目标.另外,对通道布线来说,在完成所有线网互连的同时,使得通道高度尽量小始终是一个重要的目标,该文也对如何使河流通道高度最小化作了研究.该文中,我们首先介绍了一种河流通道布线算法,它通过将线网布在多个轨道上,使得通道高度最小化,实现了河流通道的最优化布线.然后讨论了河流通道中的串扰问题,并提出了一种减少串扰的优化算法,我们通过建立了串扰减少量与空间分配之间的关系,利用此关系,并借助于网络流理论,获得一种最小串扰松弛量最大化的布线方案,该算法有效的解决了河岸通道中的串扰问题.