论文部分内容阅读
集成电路按照摩尔定律的高速发展和市场上快速更新换代的时间竞争要求设计人员能最快速的进行设计。同时，信息技术的不断发展和网络时代信息的爆炸带来的数据量的急剧增加，数字媒体技术应用带来的运算任务的增长，对集成电路的处理能力产生巨大要求，这需要设计人员能完成更庞大和复杂的设计。这对设计人员所带来的挑战尤其是时间上的压力是巨大的，因此快速有效的新型IC设计技术、设计模式和方法是研究人员研究的重要领域。 为解决如上所述的设计压力和对新的设计方法的需求的问题，本文研究了一种供快速的IC设计的设计方法——算子设计方法;探索利用算子设计方法的实际的设计模式，提出了一种利用算子设计方法的类似FPGA的快速可编程结构——可重构算子阵列APU。论文主要研究成果如下: 基于对算法操作的分析设计可重构算子阵列基本单元。通过对常用硬件操作的总结，并结合我们对运算粒度和数据粒度的考虑，确定了算子的种类。 结合目标用户和我们对APU的架构，制定可重构算子阵列上的设计语言。结合我们提出APU的目标和APU结构，我们提出了用于APU的设计语言，并进一步考察对硬件描述的方便性和目标使用者的偏好，完成了另外一个版本。 完成APU各算子单元和其他必要资源的设计，以及APU阵列的设计。按照之前对算子的功能定义和种类划分，设计出各类算子;设计组成阵列结构所需的其他资源如互联、IO、时钟网络;设计APU阵列的结构。