数字信号处理器是面向数字信号处理的专用处理器,其结构与面向的应用特点息息相关。运用VLIW超长指令字的处理器体系结构,能够使得单个VLIW指令中的各个子指令段或指令域可同时并行执行,从而减少了连续取指的时间开销,实现计算性能的提升。但是在运算簇功能单元异构化配置时,运算与存储资源的不均衡往往导致系统性能受到限制,无法真正实现实时的高性能运行。本文基于典型动态调度技术与VLIW指令调度技术知识,结合异构簇状VLIW数字信号处理器特征,在处理器主体结构上进行层次化动态调度的设计研究。通过簇内调度与簇间调度两种方式实现,并利用必要的专用寄存器组、指令译码输出信息与执行周期延迟指标的对应关系设立、指令相关性检测、打包指令分派和总线选择等方式,针对异构运算簇阵列进行运算资源与存储资源的动态调度机制的设计;同时结合VLIW处理器在数字信号处理时的指令应用特点,针对循环指令进行专门的循环预取与缓存优化,实现异构簇状VLIW处理器动态调度期间的动态功耗控制。本文最后通过EDA仿真与设计实现工具,结合典型数字信号处理器算法,基于若干差异化异构运算簇功能单元配置方案,对异构簇状VLIW处理器片上层次化动态调度的设计方案进行了运算性能和硬件设计实现性能的评测。实验证明,在合理的功能单元配置方案下,在硬件资源开销正常5%左右、平均功耗最低仅增加1.32%的情况下,动态调度能使得系统运算性增长12.41%,从而达到了有效提升系统性能的目标。