论文部分内容阅读
对LDPC编译码技术进行了介绍，指出LDPC译码算法可以用高度并行的结构实现，可以达到很高的译码吞吐量。提出了分层修正最小和译码算法并对该算法进行了定点仿真，仿真结果表明，该算法性能优良并且能降低迭代次数以提高吞吐量，该算法在最好情况下可以节省一半的迭代次数。设计了一种新的LDPC译码器并完成了FPGA硬件实现，这种译码器能够实现LDPC码高速译码，实现了100Mbps的译码吞吐量。该译码器能够支持多种通信标准的LDPC码译码，从而节省系统总体成本。