SOI高压LDMOS单粒子烧毁效应机理及脉冲激光模拟研究

来源 :电子与封装 | 被引量 : 0次 | 上传用户:zx20060522
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
SOI(Silicon-On-Insulator)高压LDMOS(Lateral Double Diffusion Metal Oxide Semicon-ductor)作为高压集成电路的核心器件,广泛应用于模拟开关、栅驱动及电源管理电路中.通过TCAD仿真软件,开展SOI高压LDMOS器件的单粒子敏感点及器件烧毁机理研究.器件在重离子的影响下产生大量的离化电荷,并在电场作用下发生漂移运动,从而诱发寄生三极管开启,导致器件发生单粒子烧毁(Single Event Burnout,SEB)效应而失效.采取脉冲激光对SOI高压LDMOS器件的单粒子敏感点进行辐射试验,试验结果表明脉冲激光能量为2nJ时,SOI高压LDMOS器件未发生SEB效应,验证了脉冲激光模拟试验评估SOI LDMOS器件抗SEB能力的可行性.
其他文献
随着高温半导体SiC、GaN功率器件不断增加和对其寿命要求的提高,器件需承受500℃以上的工作温度,同时电子元器件在封装技术和组装技术上的多层级工艺温度控制需求,都对互连材料提出了更严苛的要求.传统高温互连材料(主要包含高铅焊料和金基焊料)因钎焊温度高和固相线温度低已不能满足高温应力环境要求.介绍了瞬态液相烧结(Transient Liquid Phase Sintering,TLPS)的原理,从TLPS不同体系的制备、烧结工艺和性能、可靠性研究进行综述,提出TLPS研究过程中存在的问题,并对TLPS技术
导电胶广泛应用于陶瓷基板组装工艺中,装配过程中时常出现树脂溢出现象.严重的树脂溢出会导致后道工序无法顺利开展,影响组装效率和良率.通过相关试验说明了树脂溢出与陶瓷基板表面能没有明显的相关性,但与基板孔隙率和表面极性污染物存在正相关,并通过不同条件下的烘烤试验分析了其对基板极性污染物的去除效果,给出了便捷高效的溢胶改善方法.
现有的CPU验证平台大多基于指令码匹配技术搭建,这种方式开发周期长、调试难度高.在CPU芯片的设计中,高效和完备的功能验证已成为CPU可靠性的重要依据.针对某32位CPU芯片的验证需求,提出了一种高效率可重构的CPU验证平台,并完成了该验证平台的设计与实现.该验证平台充分利用SystemVerilog的字符串匹配技术,集成了验证用例生成组件、参考模型组件、监控组件和结果比较组件,使用脚本语言自动化完成批量验证.相比现有的CPU验证平台,该平台开发及调试周期短,模块化的结构易于重复使用和移植.目前该平台已完
针对目前IC测试系统中对外设部件互连标准(Peripheral Component Interconnect,PCI)及其拓展(PCI-X)接口外设的动态可扩展应用需求,提出一种基于桥芯片PCI6540的PCI/PCI-X交换电路系统方案,并根据PCI总线规范设计通用扩展平台板卡.详细介绍系统中各个模块的设计及工作原理,通过搭建测试平台对系统板卡进行测试验证.实验证明该系统板卡功能完备且逐渐增加ping包的量级(最高115200),稳定运行至少30min后传输时间小于15ms,平均丢包数小于20,验证了设
研究了不同厚度GaAs的通孔工艺,在以GaAs为衬底的加工工艺中,通孔工艺是GaAs的重要工艺,直接影响着器件的性能.阐述了目前GaAs厚度为100 μm的工艺情况,分析了GaAs厚度为150 μm时的深孔刻蚀.通过对刻蚀工艺中不同压强和不同偏置功率的研究,掌握GaAs深度为200μm的深孔刻蚀工艺.根据研究200μm深孔刻蚀工艺的经验,开发深度为250μm的深孔刻蚀工艺.
随着5G通信信号频率的不断提高,作为各类集成电路的基板,覆铜板(Copper Clad Laminate,CCL)在高频通信条件下对传输信号损失的影响比低频通信条件下大幅提高,5G高频高速通信对信号质量的要求也更加严格.研究在高频下CCL导致的各种信号损失成因及其控制措施具有较大的应用价值.分析了高频高速CCL导致信号损失的主要途径,概括了近年来高频CCL信号损失控制技术领域的研究进展,重点从导体损耗、介质损耗、辐射损耗等方面入手,分析了影响损耗的主要参数,给出了降低信号损失的可行方案.
运用工作在亚阈值区的MOS管产生了一个温度系数良好的基准电压,同时在输出支路使用共源共栅结构,使该基准电压源的电源抑制比得到有效提高.基于0.18 μmCMOS工艺,使用Cadence中Spectre环境进行仿真,在标准TT工艺下,该基准电压源在-40~125℃的温度范围内,基准电压的变化仅为1.627 mV,温度系数为9.56×104/℃,电源抑制比为-72.11 dB,使用5 V电源电压供电时,此基准电压源整体只消耗了164.8nA的电流,功耗仅为0.824μW.该基准电路不仅结构简单,还具有低功耗、
传统绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)模块内部集成有PIN结构的Si基二极管作为续流二极管,该二极管开关损耗大,并且在关断时存在电流、电压过冲现象,使得IGBT模块整体功耗增大,可靠性降低.通过SiC结势垒控制肖特基二极管(Junction Barrier Control Schottky Diode,JBS)代替模块内原有的PIN结构Si基二极管,研制了3300 V/1500 A等级的Si IGBT/SiC JBS混合模块.介绍了混合模块的设
尺寸缩小效应会导致金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的性能变化,引发质量与可靠性等问题,进而制约微电子器件性能和使用寿命.对插入厚度为5 nm的Al2O3帽层结构的nMOSFET器件进行电学性能和低频噪声性能测试,并提取了阈值电压、栅极关态电流、亚阈摆幅、载流子迁移率及迁移率衰减系数等参数.通过分析栅极电压噪声功率谱密度和栅极缺陷密度,建立了MOSFET器件电学表征方法和低频噪声表征方法的互补表
本文简要阐述了智能变电站概念、二次系统的作用以及二次设备的特点,提出了二次设备的有效检修策略,并针对智能终端保护装置故障、单套保护装置故障、合并单元故障、软压板故障、线路停电故障、交换机故障,提出了具体的故障隔离措施,以期提升智能变电站二次设备运行稳定性,确保电力输送的可靠性.