论文部分内容阅读
用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核。该ADC核可以应用到分级型和流水线型结构的ADC中，实现更高的转换位数。该3位ADC核采用Choudhury等人提出的编码方案，解决了高速ADC的编码电路问题。采用SMIC的0．35μm／3．3CMOS工艺模型，用Candence软件进行仿真，该3位ADC速度高达2Gsps，在该速度下具有0．56mW的低功率。