论文部分内容阅读
研究了信道纠错编码Turbo码,并提出了利用FPGA实现Turbo码编译码的方法。编码采用了顺序输入,并行编码,顺序输出。译码选用Max-Log-MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器内部采用并行级联调用,以减小译码延时。通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和实用价值。