近几十年来,在硅（Si）基金属-氧化物-半导体场效应晶体管（MOSFET）尺寸等比例缩小的推动下,集成电路性能得到了蓬勃发展。进入深亚微米技术节点后,传统的等比例缩小使得器件特性出现了很多问题,例如栅极漏电增大、短沟道效应等。自此,应变硅技术、高介电常数栅氧化层/金属栅极（high-k/metalgate）技术、绝缘层上硅（SOI）技术、鳍型栅（FinFET）技术、高迁移率新沟道材料、新机理晶体管技术等逐渐成为集成电路技术发展的新方向。InGaAs和锗（Ge）因为具有较高的电子迁移率和空穴迁移率,被认为十分有潜力能代替Si作为新沟道材料用来制备高性能nMOSFET和pMOSFET。本论文以研究高性能低功耗场效应晶体管为目的,分别进行了超薄绝缘层上InGaAs（InGaAs-OI）nMOSFET 制备技术,InGaAs nMOSFET 与 GepMOSFET 集成技术,InGaAs沟道的输运机制,InGaAs nMOSFET的可靠性以及Ge MOS结构中栅极介质的可靠性等研究工作,具体研究内容如下:首先,本论文通过金属有机化合物化学气相沉积（MOCVD:Metal-organic Chemical Vapor Deposition）结合键合的方法,获得了超薄InGaAs-OI衬底。为了制备高性能InGaAs-OI nMOSFET器件,本文采用A12O3/Ni结构作为栅极堆叠结构和Ni-InGaAs/InGaAs结作为源漏结构。由于InGaAs薄膜晶格质量较好,界面缺陷少,制备的体区薄膜厚度为15 nm的InGaAs-OI nMOSFET常温电子迁移率高达1167 cm2/Vs,体区薄膜厚度为8 nm的InGaAs-OI nMOSFET常温电子迁移率高达643 cm2/Vs。在InGaAs-OI nMOSFET制备工艺的基础上,本论文还研究了与Si基CMOS工艺相兼容的InGaAs nMOSFET和Ge pMOSFET异质集成技术。为了优化器件电学性能,InGaAs和Ge需要采用不同的的表面处理工艺。我们在制备工艺中采用双栅氧栅极堆叠结构,可以同时满足InGaAs表面自清洁和Ge界面钝化的要求。使用双栅氧工艺制备的InGaAs-OI nMOSFET和Ge pMOSFET异质集成器件开态电流可以达到8.26μA/μm（InGaAs）和3.91μA/μm（Ge）。随后,本论文研究了超薄InGaAs-OI nMOSFET沟道中载流子的输运特性。InGaAs-OI nMOSFET沟道载流子既可以受栅极电压控制,也受到背面栅极电压的调控。通过测试电流-电压（Ⅳ）曲线和电容-电压（CV）曲线随背栅电压变化的关系,我们发现背栅电压可以通过影响沟道中的载流子分布来影响器件的电学性能。当背面沟道没有开启时,随着背栅电压往负方向增大,载流子分布更接近正面界面,受到的库伦散射和粗糙度散射增强,导致InGaAs-OInMOSFET载流子迁移率整体下降。但是,背面沟道开启后,载流子在沟道中分布变得更均匀,背界面和前界面处库伦散射和粗糙度散射都会影响载流子迁移率。随着背栅电压的增大,低场时,背界面库伦散射的增加会降低迁移率;高场时,载流子分布向中心移动,受到的表面粗糙度散射作用变弱,迁移率增大。最后,本论文讨论了高迁移率沟道材料电学器件的可靠性。通过对超薄InGaAs-OI nMOSFET器件的PBTI和HCI特性研究发现,器件的阈值电压和饱和电流退化严重。并且,随着InGaAs薄膜厚度变薄,器件电学性能退化越严重。其与InGaAs沟道和氧化层Al2O3界面处的可恢复受主缺陷和不可恢复施主缺陷有关。本论文还通过实验测试Ge MOS电容结构在不同电场强度的电学应力下平带电压随时间的变化关系,系统研究了 Ge基MOS结构中high-k栅极介质高压热氧化氧化锗（HighPressure Oxygen oxidized GeO2:HPO-GeO2）和钇掺杂氧化锗（Yittrium doped GeO2:YGO）的可靠性。虽然HPO-GeO2/Ge和YGO/Ge MOS结构都具有很好的初始电学性能,但是HPO-GeO2在电场应力下平带电压的退化比YGO严重,可靠性较差。我们提出通过金属离子Y掺杂可以有效提高GeO2的可靠性。