可重构计算是具备设计后芯片定制能力和能在很大程度上实现软件算法到硬件计算设备空间映射特点的计算机组织结构。作为一种新型的数字电路设计概念，可重构计算兼容了硬件计算速度快和软件设计的灵活性等特点。局部动态可重构指的是当可重构系统在运行时，其中某个功能模块按照预定义的方式进行重配置，且不影响系统整体的正常运行。局部动态可重构通过实现模块的配置与运行的并行处理，一定程度上弥补了可重构计算因配置而在时间上的开销。随着FPGA制造工艺的高速发展，局部动态可重构技术逐渐成为当代嵌入式计算的研究和发展的重要方向。　　 本文研究的重点是在ML403 Virtex-4开发平台上设计与实现局部动态可重构系统，将加解密算法MD5和SHA-256在动态可重构区域中实现，并把结果与普通FPGA硬件计算进行比较，针对资源占用情况、稳定性和容错性进行分析；但硬件系统往往会占用一些配置时间，而软件系统则无需配置过程，所以在实时任务系统中可以选择软硬件任务协同分配，本文构建了软硬件协同的动态可重构系统模型和任务模型，并研究动态可重构任务在初始化时、硬件任务结束时和新任务到达时的软硬件任务调度算法，并分析算法的可行性，从而进一步提高局部动态可重构系统的效率。　　 本文的创新点是实现了将加解密算法MD5和SHA-256配置到动态可重构区域中，提出了在软硬件协同的动态可重构系统模型上的软硬件任务的划分调度算法，并通过实验分析验证算法是可行和有效的。