本文工作源自于我国探月工程月表作业监视相机图像处理科研任务。在数字图像处理系统中,相机原始输入图像的质量对系统后续图像质量提升、智能分析和压缩存储等都有重要的影响。相机输出图像的质量在很大程度上决定于图像处理器（ISP,Image Signal Processor）的性能。传统的ISP系统结构复杂,处理流水线长,不同的ISP芯片所设计的功能模块在处理流水线上的顺序不尽相同,大部分情况下取决于工程师的设计经验。到目前为止,ISP芯片仍存在部分场景下处理效果不佳,处理流水参数无法满足所有应用场景的痛点。针对以上问题,本文考虑采用基于深度学习模型的算法来解决传统ISP系统存在的问题,通过数据驱动的算法设计方式解决场景适应性问题。并且将算法部署到FPGA上实现算法的功能和性能验证。由于ISP的处理质量更多地取决于主观质量,数据标注难度大,目前针对ISP的数据集相对较少,但后续随着参与改进的人员不断增加,数据集将逐步扩大,深度网络结构也将不断改进。鉴于传统的FPGA设计方式不适用于持续改进的算法硬化任务,本文研究了基于模型定义设计（MBD,Model Based Design）的设计和验证方式,将这一设计方式应用于ISP的深度网络FPGA设计实现,并完成了整个验证平台的搭建。论文的主要创新包括以下三个方面:（1）深入研究了传统ISP的框架和相关处理算法,通过对比不同ISP处理流水线的处理模块和流水顺序,分析了传统ISP设计的不足。在此基础上研究了基于卷积神经网络的ISP框架,结合传统ISP的优点,加入传统ISP的预处理,提出了一种改进后的基于卷积神经网络的ISP处理器设计,并对算法的性能进行了分析对比。（2）为了在数据集不断扩充,算法网络结构不断更新的情况下,快速实现ISP的硬件验证,本文提出了一种基于MBD的深度网络ISP设计和验证平台设计方法。平台采用MATLAB的Simulink作为基本工具,在MATLAB中实现完整的测试数据生成和传输、ISP神经网络处理和处理结果验证。所有的设计采用高级语言完成。（3）面向硬件实现,本文针对改进后的基于卷积神经网络的ISP处理器,提出了一种灵活高效的卷积神经网络ISP系统硬件加速架构。采用MBD的设计方法,本文完成了所提出的硬件加速架构的模型设计。为了解决面向硬件实现时ISP系统中卷积神经网络部分存在的数据吞吐量大、乘加数量大、通用性差、迭代速度慢等问题,本文使用基于模型的设计的方法设计了一种卷积神经网络硬件加速结构,解决了卷积神经网络硬件设计过程中卷积运算、反卷积运算、填充、池化、数据存储方式等难点,提高了卷积神经网络的运算速度,最终完成了整体ISP系统硬件加速架构设计。本文利用Simulink中的在环验证功能,在ZYNQ Ultra Scale+系列的ZCU106板卡上完成了本文提出的卷积神经网络ISP系统硬件加速结构的部署,其工作频率可达85 MHz,处理的图像分辨率最大可达4K（3968×2944）。其中卷积神经网络模块的算力达到了536.84 GOPS。对于卷积神经网络硬件加速的关键资源,本架构消耗的DSP为1548,BRAM为1244,资源效率分别可达34.7%和43.2%。本架构在拥有高算力的同时能提高资源利用率,具备高效、灵活和高速的特点,满足在实际应用过程中替代传统ISP的需求。