扫描切片相关论文
SOC测试中,需要对芯核设计包装电路,传统的串行包装方法增加了芯核的测试时间和测试功耗.研究表明,由于测试向量中存在着大量不确......
随着现代工业技术的不断发展,数字电路的集成度越来越高,系统芯片(System-on-a-Chip,SoC)上集成的知识产权核(Intellectual Proper......
随着电子制造业技术的不断进步,集成电路的规模和复杂度日益增加,功能也越来越多。这在给人们的生活带来很多便利的同时,却使得集......
为减少测试数据存储容量,提出一种动态更新参考切片的IP核测试数据压缩方法.使用3个扫描切片作为参考切片,若扫描切片与参考切片相......
提出一种SoC测试中新颖的并行芯核包装方法(parallel core wrapper design,pCWD),该包装方法利用扫描切片重叠这一特点,通过缩短包......
为了减少测试数据和测试时间,该文提出一种基于镜像对称参考切片的多扫描链测试数据压缩方法。采用两个相互镜像对称的参考切片与......
