测试数据压缩相关论文
在20世纪90年代,一个较复杂的芯片包含几十万至几百万个晶体管,而现在一个芯片可以包含上百亿个晶体管。芯片日益增加的集成度和复......
学位
提出了一种新的测试数据压缩／解压缩的方案：位差游程编码。传统的游程编码是使用短的代码字来代换长的代码字，以此来达到降低代码字，而......
提出一种基于多扫描链测试集分组列相容的压缩方法,可以有效降低芯片测试数据量。该方法是将测试集按多扫描链结构排列之后,采用对......
提出了一种新的基于游程编码的测试数据压缩/解压缩的算法:共前缀码编码(SPCS),它在传统游程使用较短的代码字来代替较长的游程的......
随着集成电路制造技术的快速发展,系统芯片(System on a Chip,SoC)逐渐成为现实。SoC将一个完整的系统集成在单个芯片上,从而缩小......
在集成电路生产过程中，工艺偏差将使得一些芯片不可避免地产生工艺缺陷从而引起功能错误。为了保证产品质量，芯片测试始终占据着无可......
随着集成电路制造和设计技术的不断进步，芯片中晶体管的数目以指数性增长，这导致电路的测试数据量和测试时间急剧增加，测试成本显著上......
集成电路的发展是当代科技最引人注目的焦点之一，它的应用已深入到人类生活的方方面面，对集成电路可靠性的要求越来越高，特别是在航空......
近年来，集成电路遵循着著名的摩尔定律，其集成度越来越高，已从片上系统SoC(System on a Chip)发展到片上网络NoC（Network on a Chip）。V......
随着超大规模集成电路的不断发展,芯片的规模变大,结构变得更加复杂,对芯片进行测试时所需的测试数据量在不断增加,使得测试时芯片......
随着集成电路的快速发展,晶体管的尺寸越来越小,芯片开发者能够在芯片上使用的晶体管也越来越多,同时芯片的设计尺寸越来越小,其制......
集成电路(IC)工艺和设计方法的提高,在单个芯片上集成多个芯片实现更为复杂的功能成为可能,系统芯片(SOC)集成技术在这种背景下应......
随着信息化时代正在高速发展,电子设备的市场需求量不断攀升。集成电路(Integrated Circuit,IC)作为电子设备的核心,需求量也在与......
庞大的测试数据量对自动测试设备(ATE)的存储性能、I/O通道数和工作频率提出了更高的要求,同时增加了测试应用时间,提高了测试成本......
集成电路的规模逐渐增大,测试数据量也不断增多,这使得测试数据存储代价上升和测试应用时间延长,最终导致芯片测试成本增加。而如......
用户在使用带有芯片的设备时,希望芯片在尽可能小的情况下,提供尽可能多的功能,这就导致芯片的集成度过高,测试时单位面积上需要的......
随着国内外半导体行业的迅猛发展,芯片生产制造过程中芯片测试的重要性与日俱增,高效、低成本的测试方案和设备成了半导体行业中AT......
随着集成电路规模不断扩大,芯片上晶体管的集成度越来越高,芯片测试越来越困难,测试数据量越来越大,测试成本越来越高。如何提高测......
近几十年来,随着超大规模集成(VLSI)电路技术发展的突飞猛进,半导体芯片上晶体管的密度成指数倍增加,数字集成电路(IC)测试已然成......
随着电子制造业技术的不断进步,集成电路的规模和复杂度日益增加,功能也越来越多。这在给人们的生活带来很多便利的同时,却使得集......
随着集成电路制造工艺的不断进步，单个芯片上集成的晶体管数目越来越多。晶体管数目的增加导致测试数据量成倍增长，测试数据压缩是一......
提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测......
提出了一种新的测试数据压缩／解压缩的方案：位差游程编码。传统的游程编码是使用短的代码字来代换长的代码字，以此来达到降低代码......
随着集成电路的迅猛发展，工艺技术愈加完善，片上系统（SystemonaChip，SoC）得到十足发展。SoC以其较小的面积集成了强大的电路功能，满足了......
随着集成电路设计进入超深亚微米阶段，电路复杂度不断提高，芯片测试面临着巨大的挑战。对于SOC(System-On-a-Chip)来说，测试数据量越......
随着集成电路设计进入超深亚微米阶段，电路复杂度不断提高，芯片测试面临着巨大的挑战，推进了能以不同数据传输率同时驱动多条信道的自......
提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试......
测试数据量的快速增长成为导致测试时间增加、制造成本提高的一个主要因素。为减少测试数据量,提出一种快速查找最佳有理渐近分数......
提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距......
提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试......
为提高集成电路测试效率,提出一种结合三态信号的改进游程编码压缩方法。先对原始测试集进行部分输入精简处理并填充测试集的无关......
FDR编码方法有效地降低了测试数据量,但其测试集中的无关位全部填充为0,平均每个测试向量检测的故障数目较少,测试质量较低.为了提......
文章提出了一种基于数据预处理的交替与连续长度码的数据压缩方法.它利用了相邻测试向量之间不同位较少的特点,同时也利用了这样的......
SOC测试中的测试数据具有数据量大、游程长等特征,对此提出一种新的测试数据压缩方法——混合前缀游程编码.通过改进传统双游程编......
为了有效地降低数字集成电路测试成本,提出了一种编码压缩方案和测试排序算法。这种压缩方案就是把每一个测试模式分成固定长度的......
针对集成电路测试数据量大、测试应用时间长和测试结构复杂等问题,提出了一种延长扫描链的串行移位测试数据生成方法。以确定性测......
提出一种相对游程长度编码方案,以在不增加待编码数据中游程数量的情况下,达到减少待编码游程长度的目的,即通过缩短代码字长度来......
SoC测试面临的挑战之一是测试数据量过大,而测试数据压缩是应对这一挑战行之有效的方法。因此,提出了一种新的双游程交替的测试数......
提出了一种有效的新型测试数据压缩编码——PTIDR编码。该编码方法综合利用哈夫曼编码和前缀编码。理论分析和实验结果表明，在测试......
本文提出了一种有效的基于游程编码的测试数据压缩/解压缩的算法:混合游程编码,它具有压缩率高和相应解码电路硬件开销小的突出特......
文章提出了一种混合定变长虚拟块游程编码的测试数据压缩方案，该方案将测试向量级联后分块，首先在块内找一位或最大一位表示，再对块内......
测试数据和测试功耗是集成电路测试时关注的两个主要问题.为缩减测试数据体积和降低测试功耗,提出了一种基于可重构MUXs网络的低功......
本文提出了一种新的基于初始状态的并行折叠计数结构，并给出了建议的多扫描链的BIST方案．与国际上同类方法相比，该方案需要更少的测试......
The test vector compression is a keytechnique to reduce IC test time and cost since theexplosion of the test data of sys......
针对FDR编码算法对1编码效率低的弊端,提出了能同时对0和1编码的改进FDR编码算法,采用基于有限状态机的解码电路设计解码器,利用Go......
提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法．针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试向......
